CLIPPEDIMAGE= JP401209746A

PAT-NO: JP401209746A

DOCUMENT-IDENTIFIER: JP 01209746 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: August 23, 1989

INVENTOR-INFORMATION:

NAME

MORIYAMA, YOSHIFUMI

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY

N/A

APPL-NO: JP63035908

APPL-DATE: February 17, 1988

INT-CL (IPC): H01L021/92

US-CL-CURRENT: 257/778

### ABSTRACT:

PURPOSE: To make it possible to absorb the stress that is yielded after the mounting of a flip-chip shaped semiconductor device with the ground layer of a bump, by forming the ground layer of the bump with a heat resisting low-stress resin layer and a conductor wiring layer.

CONSTITUTION: In a semiconductor device, a barrier metal layer 9 for connecting a solder bump 10 is formed on an Al electrode 2 on the surface of a silicon substrate 1 through the multilayer interconnection layers of a first conductor layer 5, a second polyimide layer 6 and a second conductor layer 7. The first conductor layer 5 is extending on the first polyimide layer from the upper part

of the Al electrode 2 and connected to the second conductor layer 7 at a surface P. The Al electrode 2 and the barrier metal layer 9 are connected in a zigzag pattern and have mechanically soft structures. The polyimide has heat resisting property and widely used as a resin that can be formed in a minute pattern. Since the elastic coefficient of the polyimide is about two orders of magnitude lower than those of inorganic materials and metal materials, the yielding stress is small. The polyimide layer 6 that is the low stress resin is thickly formed beneath the solder bump 10.

COPYRIGHT: (C) 1989, JPO&Japio

⑩ 日本国特許庁(JP)

⑪特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平1-209746

®Int. Cl. ⁴

識別記号

庁内黎理番号

❸公開 平成1年(1989)8月23日

H 01 L 21/92

C-6708-5F

審査請求 未請求 請求項の数 1 (全3頁)

4 発明の名称 半導体装置

> ②特 願 昭63-35908

願 昭63(1988) 2月17日 22出

@発 明 者 森 山 好 文

東京都港区芝5丁目33番1号 日本電気株式会社内

勿出 願 人 日本電気株式会社 東京都港区芝 5 丁目33番 1 号

四代 理 人 弁理士 内 原

発明の名称

半導体装置

### 特許請求の範囲

半導体基板の一主面に形成された 10 電極と前 記半導体基板の上に設けられかつ前記 AL電極に 接続するはんだバンプとを有する半導体装置にお いて、前記 10電極と前記はんだバンプの下部電 極との間に複数の低応力耐熱性樹脂層及び少なく とも1層の導電層からなる多層配線層を含むこと を特徴とする半導体装置。

# 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置に関し、特にはんだバンプ 電極を有するフリップチップ型の半導体装置に関 する.

〔従来の技術〕

第3図は従来の半導体装置の一例の断面図であ

半導体装置は、シリコン基板1の表面に設けら れた電極2上にバリアメタル9を介してはんだバ ンプ10を有して構成されている。

パッシベーション膜3としては、シリコン酸化 膜や窒化膜、あるいはポリイミド樹脂等の樹脂 パッシベーション膜が使用される場合もあった。 (発明が解決しようとする課題)

上述した従来の半導体装置は、はんだバンプ電 極が A C 電極上に直接バリアメタルを形成してい るので、バンプの下地層の構造には、はんだバン プ電極を設けた半導体装置を搭載基板上に搭載し た後で接続部分が受ける機械的応力を吸収する機 能がなく、その応力の大部分がバンプ電極そのも のに委ねられていた。

一般にフリップチップを実装する場合に信頼性 上特に問題とされる点は、搭載基板とフリップチ ップ間の熱膨張係数の差によって生じる応力によ る接続部分の劣化であるが、従来のはんだバンプ

構造にはこれら応力を吸収する働きが非常に小さいので、半導体装置が劣化するという問題があった。

本発明の目的は、はんだバンプを搭載基板に接続した後の応力による劣化の生じない半導体装置を提供することにある。

〔課題を解決するための手段〕

本発明の半導体装置は、半導体基板の一主面に 形成された A C 電極と前記半導体基板の上に設け られかつ前記 A C 電極に接続するはんだバンと を有する半導体装置において、前記 A C 電低店 を有する半導体装置において、間に複数の低店力 配はんだバンプので都でとの間に複数の低店力 耐熱性樹脂層及び少なくとも1層の導電層からな る多層配線層を含んで構成されている。

〔実施例〕

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明の第1の実施例の断面図である。

半導体装置は、シリコン基板1の表面の A C 電

応力が異なってくるが(たとえば昭和59年電子通信学会総合全国大会1-24)、適度な応力吸収の効果を得、かつポリイミドそのものから発生する応力の影響を受けぬ様にするためには、ポリイミドの膜厚は20~200μmぐらいが適切である。

通常、ボリイミドの場合、良好にパターン化可能な一層の厚みは2~20μm程度であるため、十分な厚みを得るためには本実施例のように多層構造にする必要がある。

また、各導体層は、スパッタ法、蒸着法、めっき法にて形成可能な単層又は多層構造とすることができる。

第2図は本発明の第2の実施例の断面図である。

半導体装置は、耐熱性樹脂層と配線層とにより多層配線を行なう事は第1の実施例と同様であるが、第2導電層7を一方のはんだバンプ10の下のバリアメタル層9及び第1導電層5の面Pに接続だけでなく、他方のバリアメタル層9。及び第

極2の上に、第1導電暦5と第2ポリイミド層6 と第2導電層7の多層配線層を介してはんだバン プ10を接続するバリアメタル層9を形成している。

第1 導体層 5 は A C 電極 2 の上から横の第1 ボリイミド層の上に延び、そこで第 2 導体層 7 と P 面で接続し、 A C 電極 2 とバリアメタル層 9 はジグザグに接続され、機械的にも柔い構造である。

ポリイミドは耐熱性を有し、微細パターン化の可能な樹脂として広く用いられているが、無機材料,金属材料に比較して弾性係数が約2桁低いために発生する応力は小さいものとなる。

また、他から加わる応力を吸収する効果も生じる。

本実施例では、この低応力樹脂であるボリイミド層をはんだバンプ10の下方に厚く形成している。

御脂層と導体層の層数を増減することにより所 望の厚みを設定できる

ポリイミドの場合、その弾性率と膜厚によって

1 導電限 5 。 の面 Q に接続する配線または電極引出し配線として兼用している。

厚い低応力樹脂層と電極引き出し配線とによってバンプ下部構造を形成する場合に、バンプ電極の配置は A C 電極 2 . 2 。 の垂直上方に限定する必要はなくなるという効果がある。

〔発明の効果〕

以上説明したように本発明は、バンプ下地層を耐然性低応力樹脂層と導体配線層とによって形成することにより、フリップチップ形の半導体装置を搭載後に発生する応力をバンプの下地層により吸収させることができる。

また、導体層を利用して半導体チップ上に配線を行なうことができ、バンプ電極を任意の場所に配置させることができ、この際、半導体チップの機能部に与えるダメージについて考慮する必要が少なくなる。

またその結果、半導体チップ表面に厚い倒脂層を形成することができ、半導体素子表面の保護効果や a 線遮へい効果を付与することも容易とな


る.

本発明によって得られるフリップチップ形半導体装置は、従来のように搭載悲板との熟励張係数の差を考慮する必要が少なくなり、バンプ配置やバンプサイズを自由に設定できることから、チップ搭載悲板は脈価なセラミック悲板や樹脂悲板を使用するも可能となり、同時に高い接続信頼性を得ることができる。

## 図面の簡単な説明

第1図は本発明の第1の実施例の断面図、第2図は本発明の第2の実施例の断面図、第3図は従来の半導体装置の一例の断面図である。

1 … シリコン基板、 2 … A 2 電極、 3 … 表面保護膜、 4 … 第 1 ボリイミド層、 5 … 第 1 導電膜、 6 … 第 2 ボリイミド層、 7 … 第 2 導電層、 8 … 第 2 ボリイミド層、 9 … バリヤメタル層、 1 0 … はんだバンプ。



第 1 図

